博客

<strong>1.电容器变薄但静电容量却反而增加的理由</strong>

根据数学表达式C=ε×S/d，增大电容器静电容量的方法有如下3种：

①增大ε（介电常数）

②增大S （电极面积）

③减小d （电介质厚度）

关于此处的①②，很容易形象直观地进行想象，但是关于③却相反，总觉得厚的电介质能够积聚很多的电荷，但事实并非如此。这是因为电荷是积聚在两个电极上的， 而不是积聚在电介质中。首先，我将在使大家了解上述要点的基础上对如何推导出计算公式进行说明。以下，我将罗列枯燥无味的数学公式，敬请谅解。

<strong>2.推导C=ε×S/d</strong>

在一些对噪声特别敏感的电路中，如以太网物理层芯片的核心电源中，要求滤波电路不仅能衰减高频段噪声，而且能衰减低频段噪声。即要求此电源滤波电路作为一个全频段的噪声衰减器。这种设计方法长用于对噪声特别敏感的电源，如时钟的电源等。

<strong><font color="#FF0000">科林</font> </strong>

注意使用需在PCB上钻孔的器件或在PCB上打过孔都会引起镜像平面的非连续性，会破坏信号的最佳回流途径。

信号打孔换层会改变信号的回流路径，如果信号换层，回流路径也跟着换层，但是在信号换层处过孔不能将信号回路连通起来，将引起信号回路面积增大，从而导致EMC问题。如下图所示，描述了信号打孔换层的几种情况：

线性稳压器又称为三引脚稳压器或降压器等，由于电路简单而容易使用，是许多设计者以前早就耳熟能详的电源。过去由分立器件所构成，IC化普及后变得既简便又小型，被使用在各种不同电源的应用中。近年电子设备要求必须具有高效率，需要大输出功率的设备逐渐以开关电源为主流，不过简单又省空间且低噪声的线性稳压器则是哪里都用得到的电源。

本项从线性稳压器的工作原理开始，说明其主要规格与热计算。

<strong>线性稳压器的工作原理</strong>

线性稳压器基本上由输入、输出、GND引脚所构成，可变输出则在此增加反馈输出电压的反馈（feed back）引脚(参考图1)。

<strong><font color="#FF0000">作者：德州仪器Dan Mar</font> </strong>

为了达到最高精确度的温度测量，系统设计者通常只有一种选择：铂电阻温度探测器(RTDs),例如PT100 或 PT1000。高度线性和可互换的RTD可用于各种精度等级（DIN）标准,如国际电工委员会（IEC）和德国标准化研究所定义的在0°C时误差低至±0.03°C。 但是，使用RTD实现这种精确度并不容易。

为了获得RTD的最高精度，通常需要花费数小时到数天来仔细选择和模拟RTD周围昂贵的精密元件。设计者必须在电路板布局上花很大功夫才能避免影响测量的电阻匹配不当现象发生。

在有些人看来，PCB layout工程师的工作会有些枯燥无聊，每天对着板子成千上万条走线，各种各样的封装，重复着拉线的工作……事实上，并没有看上去的那么简单。设计人员要在各种设计规则之间做出取舍，兼顾性能、工艺、成本等各方面，同时还要注意板子布局的合理整齐。作为一名优秀的PCB layout工程师，好的工作习惯会使你的设计更合理，性能更好，生产更容易。下面罗列了PCB layout工程师的7个好习惯，来看看你都占了几个吧！

<strong>1、学会设置规则</strong>

<strong><font color="#FF0000">作者：德州仪器 Akshay Mehta， Sreenivasa Kallikuppa</font> </strong>

本文将介绍与分立电源解决方案相比，电源模块帮助提高DAQ性能的一些方法。

<strong>DAQ的电源架构</strong>

在DAQ中，跨多个子系统看到并联电源轨和不同的负载电流（和纹波）要求并不罕见。图1展示了DAQ系统的电源架构以及电源模块如何为各种子系统生成所需的电源轨。

在设计很多电源电路滤波器时，我们希望电源上的滤波器工作的带宽越宽越好。但是我们应该如何去选择电容呢？

一些常见的电容器滤波组合，比如0603 1uF和0603 0.01uF的电容滤波组合和0603 1uF和0402 0.01uF的电容滤波组合那个滤波带宽宽一些呢，他们之间又有什么区别呢，应该怎样去选择呢？

下面我们就详细的分析不同电容的滤波器组合的作用。

<strong><font color="#FF0000">作者：青春</font> </strong>

<strong>印刷电路板的抗干扰设计原则</strong>

1、可用串个电阻的办法，降低控制电路上下沿跳变速率。

2、 尽量让时钟信号电路周围的电势趋近于 0，用地线将时钟区圈起来，时钟线要尽量短。

3、 I/O 驱动电路尽量靠近印制板边。

4、闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。

5、尽量用 45°折线而不用 90°折线, 布线以减小高频信号对外的发射与耦合。

6、时钟线垂直于I/O 线比平行于I/O 线干扰小。

云计算、物联网和虚拟数据中心对以太网速度的要求越来越高，推动着光收发器市场快速增长。当前的10Gbps、40Gbps和100Gbps模块市场将很快被200Gbps和400Gbps模块超越。随着速度的提高，光收发器模块的功耗势必增大，同时其外形尺寸需要保持不变。这就给模块设计工程师带来巨大压力，要求其使用低功耗、高度集成的芯片。那么如何在狭小空间内提供更多功能的同时实现更高效地供电？本设计方案提出一种创新的电源管理系统，能够以较小的空间高效供电，且满足下一代光收发器的需求。

<strong>光网络接口</strong>

在光网络接口中，交换机(图1)和路由器等通信设备彼此相距较远(数千米)，采用光纤进行连接。交换机或路由器处理信息包，而带有光缆的收发器接口将接收到的光信号转换为电信号或由电信号转换成光信号。

<strong>01、 电源线布置</strong>

1、根据电流大小，尽量调宽导线布线。

2、电源线、地线的走向应与资料的传递方向一致。

3、在印制板的电源输入端应接上 10~100μF 的去耦电容。

<strong>02、地线布置</strong>

1、数字地与模拟地分开。

2、接地线应尽量加粗，致少能通过 3 倍于印制板上的允许电流，一般应达 2~3mm。

3、接地线应尽量构成死循环回路，这样可以减少地线电位差。

<strong>03、去耦电容配置</strong>

1、印制板电源输入端跨接 10~100μF 的电解电容，若能大于 100μF 则更好。

自20世纪80年代以来，数字信号处理算法和集成电路迅猛发展，虽然许多类型的信号处理已经由模拟电路转换成数字电路来实现，但是在一块芯片中，模拟电路是必不可少的。作为一个模拟电路设计师中的菜鸟，说一下自己学习和工作中的一些心得体会。

我从研究生开始接触模拟集成电路到现在有四年了，有读过“模拟芯片设计的四重境界”这篇文章，我现在应该处于菜鸟的境界。

模拟电路设计和数字电路设计是有很大区别的，最基本的是模拟电路处理的是模拟信号，数字电路处理的数字信号。模拟信号在时间和值上是连续的，数字信号在时间和值上是离散的，基于这个特点，模拟电路设计在某些程度上比数字电路设计困难。模拟电路设计困难的具体原因如下：

可能有很多工程师不知道“瞬态响应”这样的指标，瞬态响应描述的是DCDC应对快速变化的负载的响应能力。对于CPU内核电压，或者射频功率放大电路，瞬态响应这项指标相当重要。

IEEE 802.11标准中，对于设备的输出功率从10%上升到90%的时间做了规定，为了不影响产品性能，我们当然希望上升时间越短越好。射频电路本身往往不会对上升时间造成限制，但是这就对电源电路提出了较高的要求：必须在极短的时间内响应并提供最够的输出功率。

观察下图中两种DCDC反馈电路的拓补结构，不难发现，右侧比左侧的反馈电路多了一颗10pF的电容。这颗电容可不简单，我们将在后面看到这颗电容的用途，这颗电容称为“前馈电容”。

最近实验室接到一个短期项目，制作一个Buck变换器。Buck电路很简单，一个开关管，一个二极管，一个电感即可，当然还需要一些滤波电容，如下图所示。

<center><img src="http://mouser.eetrend.com/files/2019-03/%E5%8D%9A%E5%AE%A2/100018639-64…; alt=“” ></center>

<strong>Buck电路拓扑</strong>

一位头条朋友说：非常喜欢您的文章，每个都看点赞。上个文章也说了阻抗匹配，这个文章也说了，可是我还是不懂，阻抗不匹配为何会反冲过冲这些。平常只知道电池给负载，无论负载多大，电源都供电，这里面有没有什么阻抗匹配。需要理解一下什么是过冲。

<strong>为什么要阻抗匹配？</strong>

在高速数字电路系统中，电路数据传输线上阻抗如果不匹配会引起数据信号反射，造成过冲、下冲和振铃等信号畸变，当然信号沿传输线传播过程当中，如果传输线上各处具有一致的信号传播速度，并且单位长度上的电容也一样，那么信号在传播过程中总是看到完全一致的瞬间阻抗。由于在整个传输线上阻抗维持恒定不变，我们给出一个特定的名称，来表示特定的传输线的这种特征或者是特性，称之为该传输线的特征阻抗。

<strong>一、加工层次定义不明确</strong>

单面板设计在TOP层，如不加说明正反做，也许制出来板子装上器件而不好焊接。

<strong>二、大面积铜箔距外框距离太近</strong>

大面积铜箔距外框应至少保证0.2mm以上间距，因在铣外形时如铣到铜箔上容易造成铜箔起翘及由其引起阻焊剂脱落问题。

<strong> 三、用填充块画焊盘</strong>

用填充块画焊盘在设计线路时能够通过DRC检查，但对于加工是不行，因此类焊盘不能直接生成阻焊数据，在上阻焊剂时，该填充块区域将被阻焊剂覆盖，导致器件焊装困难。

<strong>四、电地层又是花焊盘又是连线</strong>

<strong>1.设备的接地电阻过高问题</strong>

医疗设备的接地电阻过高被列为十大问题之首，这是因为这种故障的发生概率最高，一台设备的电磁发射问题、自兼容问题及抗干扰性问题，其根源都与设备的接地阻抗过高有关，通常这不是指普通的低频接地问题，也不是指接地场所问题，而是由于局部(如电路板或电缆)的接地阻抗过高而引起的。高阻抗的接地路径常常会导致电缆屏蔽失效并产共模电流。

无论是早期的收音机、电视机到计算机、移动通讯终端，还是目前的移动智能终端的4G/5G技术研究、人工智能、云计算、AR/VR等技术，这些技术发展无疑都对MCU、基带、FPGA等组成的这些高速电路的计算量要求越来越大，也越来越快。这些都推动着高速电路的蓬勃发展。随着电路数据速度的暴增，高速电路的学习、应用、研究也越来越难，门槛也越来越高。作为高速电路应用设计发展的工程师们必然要学习很多，同样也会遇到不少问题。

正如很多硬件工程师在看高速电路时，都会经常看到串一些小电阻，如22欧姆，但是也不是一定串。同样场合有的串，有的不串。这是为什么呢？

从大学时代第一次接触FPGA至今已有10多年的时间，至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。

后来读研究生，工作陆陆续续也用过Quartus II、FoundaTIon、ISE、Libero，并且学习了verilogHDL语言，学习的过程中也慢慢体会到verilog的妙用，原来一小段语言就能完成复杂的原理图设计，而且语言的移植性可操作性比原理图设计强很多。