技术

<strong>首先来讲讲电感品质因数Q的定义</strong>

Q值是衡量电感器件的主要参数.是指电感器在某一频率的交流电压下工作时,所呈现的感抗与其等效损耗电阻之比.电感器的Q值越高,其损耗越小,效率越高.

品质因数Q是反映线圈质量的重要参数，提高线圈的Q值，可以说是绕制线圈要注意的重点之一。

那么，如何提高绕制线圈的Q值呢，下面介绍具体的方法：

<strong>1、根据工作频率，选用线圈的导线</strong>

<strong>摘要</strong>

分析了上桥臂PWM 调制、下桥臂恒通调制方式时的端电压波形,讨论相应的反电动势过零点检测方法. 在PWM 调制信号开通状态结束时刻对端电压进行采样,由软件算法确定反电动势过零点. 针对电机运行时存在超前换相或滞后换相的情况,通过设置合理的延迟时间来实现最佳换相. 针对实际电机存在反电动势过零点分布不均匀的情况,根据过零点间隔时间存在着周期性规律,提出一种新的延迟时间设置方法,使换相点位于相邻过零点的中间位置,实现了电机的准确换相. 实验验证了所提出方法的可行性和有效性.

<strong>1、概述</strong>

开关电源的设计是一份非常耗时费力的苦差事，需要不断地修正多个设计变量，直到性能达到设计目标为止。本文step-by-step 介绍反激变换器的设计步骤，并以一个6.5W 隔离双路输出的反激变换器设计为例，主控芯片采用NCP1015。

ADI 在其许多时钟和定时产品中采用了数字锁相环 (DPLL) 技术。除了频率转换灵活性以外，DPLL 技术还能提供多种对系统有用的数字功能，例如：时钟验证、相位或频率可控的切换、 精准平稳地进入和退出保持模式。

<center><img src="http://mouser.eetrend.com/files/2018-07/wen_zhang_/100012419-44109-gong…; alt=“” width="400"></center>

相信很多工程师在使用电子测量仪器的时候大家都了解MOS管，下面一起看看MOS管究竟是什么？

<strong>1. MOS的三个极怎么判定？</strong>

MOS管符号上的三个脚的辨认要抓住关键地方 ：

<center><img src="http://mouser.eetrend.com/files/2018-07/wen_zhang_/100012400-44051-d1.j…; alt=“” width="600"></center>

对处于恶劣环境中的外部接口需要予以电流隔离，以增强安全性、功能性或是抗扰能力。这包括工业测量和控制所用数据采集模块当中的模拟前端，以及处理节点之间的数字接口。

在过去，最多数Mb的带宽对转换器接口或工业背板就足够了，所以使用光耦合器便能对串行外设接口(SPI)或RS-485之类的协议进行隔离。数字隔离器改善了此类隔离接口的安全性、性能和可靠性，并且提供集成式隔离和I/O。然而，工业4.0和物联网 (IoT)这类趋势要求以更高的速度与精度进行更为普及的测量与控制，因而越来越需要更大的带宽。

<strong>DDR硬件设计要点</strong>

<strong>1、电源 DDR的电源可以分为三类：</strong>

a、主电源VDD和VDDQ，主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给但是一般的使用中都是把VDDQ和VDD合成一个电源使用。

完成一个大的硬件工程，需要考虑的事情很多。所以，这对工程师的要求就高了些。且看下面是一个很牛叉的硬件工程师做的分享，希望能帮助到各位。

<strong>一、成本</strong>

<strong>现象一：</strong>程序只要稳定就可以了，代码长一点，效率低一点不是关键。

<strong>点评：</strong>CPU的速度和存储器的空间都是用钱买来的，如果写代码时多花几天时间提高一下程序效率，那么从降低CPU主频和减少存储器容量所节约的成本绝对是划算的。CPLD/FPGA设计也类似。

<strong>现象二：</strong>面板上的指示灯选什么颜色呢?我觉得蓝色比较特别，就选它吧

<strong><font color="#FF0000">作者：Andrew Plato</font> </strong>

<strong>关于射频芯片测试的那些事</strong>

伺服电机速度控制和转矩控制都是用模拟量来控制，位置控制是通过发脉冲来控制。具体采用什么控制方式要根据客户的要求以及满足何种运动功能来选择。

<center><img src="http://mouser.eetrend.com/files/2018-07/wen_zhang_/100012354-43893-sd.j…; alt=“” width="600"></center>

<strong>接下来，给大家介绍伺服电机的三种控制方式。</strong>

<strong><font color="#FF0000">作者：Aaron Schultz</font> </strong>

<strong>能否同时产生所有频率的频谱？</strong>

<strong>当然可以，白噪声发生器就可以同时产生幅度相同的所有频率，更简单更快速！</strong>

电路中的噪声通常都是有害的，任何好电路都应该输出尽可能低的噪声。尽管如此，在某些情况下，一个特性明确且没有其他信号的噪声源就是所需的输出。

我们发布了射频芯片测试重要性的文章后<strong><font color="#FF0000"><a href="http://mouser.eetrend.com/content/2018/100012312.html">插入损耗、隔离度、开关时间、谐波……哪个是射频开关测试痛点？</a></font> </strong>就有粉丝在后台问，在射频芯片测试中一头雾水，能不能具体讲解下各个测试项目？小编正有此意，今天先跟大家讲解下插入损耗、隔离度和驻波比这三个非常重要的射频芯片测试项目。

关于MOS管一直是工程师热衷讨论的话题之一，于是我们整理了常见及不常见的MOS管的相关知识，希望对各位工程师有所帮助。下面让我们一起来聊聊MOS管这个非常重要的元器件吧！

<strong>什么是灌流电路</strong>

<strong>1、MOS管作为开关管应用的特殊驱动电路</strong>

MOS管和普通晶体三极管相比，有诸多的优点，但是在作为大功率开关管应用时，由于MOS管具有的容性输入特性，MOS管的输入端，等于是一个小电容器，输入的开关激励信号，实际上是在对这个电容进行反复的充电、放电的过程，在充放电的过程中，使MOS管道导通和关闭产生了滞后，使“开”与“关”的过程变慢，这是开关元件不能允许的（功耗增加，烧坏开关管）。

关于MOS管一直是工程师热衷讨论的话题之一，于是我们整理了常见及不常见的MOS管的相关知识，希望对各位工程师有所帮助。下面让我们一起来聊聊MOS管这个非常重要的元器件吧！

<strong>防静电保护</strong>

MOS管是属于绝缘栅场效应管，栅极是无直流通路，输入阻抗极高，极易引起静电荷聚集，产生较高的电压将栅极和源极之间的绝缘层击穿。早期生产的MOS管大都没有防静电的措施，所以在保管及应用上要非常小心，特别是功率较小的MOS管，由于功率较小的MOS管输入电容比较小，接触到静电时产生的电压较高，容易引起静电击穿。

<strong><font color="#FF0000">作者：Umesh Jayamohan</font> </strong>

ADC 在任何依赖外部（模拟）世界收集信息进行（数字）处理的系统中都是不可或缺的组成部分。从通信接收机和电子测试测量到航空航天，这些系统在不同的应用中各有不同。。。

硅片处理技术的发展（65 nm CMOS、28 nm CMOS等）使高速 ADC 得以跨越 GSPS（每秒千兆采样）门槛，同时提供12位或14位性能。

也许大家已经注意到，随着无线设备复杂性急剧增加，手机支持的频段数量也在不断增加。从最开始的2个GSM频段，到现在的4个GSM频段，3个CDMA频段，5个UMTS频段和10个LTE频段。未来，诸如5G New Radio等标准将继续增加无线设备的复杂性。开关是射频前端模块（RF FEM）切换多个频段的关键元件，所以，我们今天要讨论的话题就是射频开关测试方法

<strong>Henry Zhang和Kevin B. Scott ADI公司</strong>

开关模式电源有三种常用电流检测方法是：使用检测电阻，使用MOSFET RDS(ON)，以及使用电感的直流电阻(DCR)。每种方法都有优点和缺点，选择检测方法时应予以考虑。

<strong>检测电阻电流传感</strong>

作为电流检测元件的检测电阻，产生的检测误差最低（通常在1%和5%之间），温度系数也非常低，约为100 ppm/°C(0.01%)。在性能方面，它提供精度最高的电源，有助于实现极为精确的电源限流功能，并且在多个电源并联时，还有利于实现精密均流。

本文将探讨如何选择用于热插拔的MOSFET（金氧半场效晶体管）

当电源与其负载突然断开时，电路寄生电感元件上的大电流摆动会产生巨大的尖峰电压，对电路上的电子元件造成十分不利的影响。与电池保护应用类似，此处MOSFET可以将输入电源与其他电路隔离开来。但此时，FET的作用并不是立即断开输入与输出之间的连接，而是减轻那些具有破坏力的浪涌电流带来的严重后果。这需要通过一个控制器来调节输入电压（VIN）和输出电压（VOUT）之间MOSFET上的栅源偏压，使MOSFET处于饱和状态，从而阻止可能通过的电流（见图1）。

信号完整性是指信号在传输路径上的质量，即信号在电路中能以正确的时序和电压电平作出响应的能力。如果电路设计能够达到把信号以规定的时序、持续时间和电压幅值在互连系统中传输，就表明该电路具有良好的信号完整性。信号完整性问题体现在很多方面，当信号上升时间减小到一定的程度，电路板上的寄生电容和寄生电感开始导致一些可能影响电路性能的噪声信号和瞬态信号时，就需要考虑信号的完整性问题，它可能会造成以下问题的发生：