技术

设计高效和紧凑型 DC/DC 转换器的技巧由一群对转换设计所涉及之物理学和支持性数学知识有着深入了解、同时兼具一定程度之工作台经验的工程师负责实行。对于博德图、麦克斯韦方程组的深刻理解以及针对极点和零点的关注融入到了精致的 DC/DC 转换器设计中。然而，IC 设计师通常避开了对令人担忧之热问题的处置，这项工作常常落在封装工程师的身上。

对于负载点 (POL) 转换器而言，热量是个大问题，这类转换器空间紧凑，容纳了很多需要小心对待的 IC。POL 稳压器之所以产生热量，是因为还没有电压转换效率能达到 100%。结构、布局和热阻能使封装发热到什么程度? 封装的热阻不仅使 POL 稳压器的温度升高，还使 PCB 及周围组件的温度升高，因此增大了系统散热方案的复杂性、尺寸和成本。

人们主要通过两种方法来减少 PCB 上 DC/DC 转换器封装的热量：

<strong>单片机的特点：</strong>

(1)受集成度限制，片内存储器容量较小，一般内ROM：8KB以下；
(2)内RAM：256KB以内。
(3)可靠性高
(4)易扩展
(5)控制功能强
(6)易于开发

<strong>ARM的特点：</strong>

(1) 自带廉价的程序存储器(FLASH)和非易失的数据存储器(EEPROM)。这些存储器可多次电擦写，使程序开发实验更加方便，工作更可靠。

(2) 高速度，低功耗。在和M51单片机外接相同晶振条件下，AVR单片机的工作速度是M51单片机的30-40倍；并且增加了休眠功能及CMOS技术，使其功耗远低于M51单片机。

虽然，许多有关调制的描述，都将其描绘成一种乘法过程，但，实际情况更为复杂。

首先，为清晰起见，若信号Acos和未调制载波cos(ωt)施加于理想乘法器的两路输入，则我们将得到一个调制器。这是因为两个周期波形A_scos(ω_st) 和 A_ccos(ω_ct)施加于乘法器（为便于分析，假定比例因子为1 V）输入端，产生的输出为：

首先，在学习Cortex-M3时，我们必须要知道必要的缩略语。

<strong>整理如下：</strong>

AMBA:先进单片机总线架构 ADK:AMBA设计套件
AHB：先进高性能总线 AHB-AP：AHB访问端口
APB：先进外设总线 ARM ARM：ARM架构参考手册
ASIC：行业领域专用集成电路 ATB ：先进跟踪总线

BE8：字节不变式大端模式 CPI：每条指令的周期数
DAP：调试访问端口 DSP：数字信号处理（器）
DWT：数据观察点及跟踪 ETM：嵌入式跟踪宏单元
FPB：闪存地址重载及断点 FSR：fault状态寄存器

电子电路的设计是一项非常复杂的系统工程，在设计过程中，由设计者通过对具体数据进行相应的分析，然后提出初步设计方案，再进行相应的修改与调试，不断地对电路的设计进行补充，完善电路设计方案。这个过程是十分复杂而费时的。随着电子设计自动化(EDA)技术的出现，极大的节约了电子电路课程设计的时间，使得电子电路的设计更加简准确、科学。
　　
<strong>1 EDA技术的特点</strong>
　　

作者：Øivind Loe，Silicon Labs微控制器产品高级营销经理

即使是在诸如物联网应用的无线连接这种主导功耗的事件中，让尽可能多的进程自主运行，也可大大提高电池寿命。降低功耗一直是微控器（MCU）市场的一个主要关注点。超低功耗MCU现在可以大大降低工作模式和深度睡眠模式下的功耗。这种变化的效果是显而易见的，它大大提高了我们日常嵌入式应用中的电池寿命，并且提供了在未来使用能量收集的可能性。

然而，要基于新型MCU降低功耗，开发人员必须考虑到许多因素，对此Silicon Labs特别撰写一篇技术文章：“以0 MIPS运行你的嵌入式系统”，帮助开发人员了解如何利用新型MCU中外设的自主运行，通过更接近以“0”MIPS运行，来实现数据手册中所承诺的低功耗。

对于新手来说，在单片机的电路设计中可能不会很注意电路设计中电磁干扰对设计本身的输入输出的影响，但是对于一个电子工程师来说其中的厉害关系就不言而喻了，它不仅关系了单片机在控制在中的能力和准确度，还关系到企业在行业中的竞争。

对电磁干扰的设计我们主要从硬件和软件方面进行设计处理，下面就是从单片机的PCB设计到软件处理方面来介绍对电磁兼容性的处理。

<strong>一、影响EMC的因数</strong>

1.电压

电源电压越高，意味着电压振幅越大，发射就更多，而低电源电压影响敏感度。

2.频率

高频产生更多的发射，周期性信号产生更多的发射。在高频单片机系统中，当器件开关时产生电流尖峰信号;在模拟系统中，当负载电流变化时产生电流尖峰信号。

3.接地

就像很遥远年代的人们思想还很保守，固守着自己一方净土独享着一份安逸。总认为天圆地方一直在平淡而充实的生活，又好似红楼梦中的刘姥姥走进大观园看得眼花缭乱。对于75年以前人传统观念还比较浓重，对于那个年代的人来讲所受到教育和现在应该说是不一样的。对于那个时代物资相对比较匮乏，科技相对有些落后没有现在所谓的大数据、云计算、互联网和移动互联网。

延长电池寿命是各种应用中常见的设计要求。无论是玩具还是水表，设计师都有各式技术来提高电池寿命。在这篇博文中，我将阐述一种可策略性地绕过低掉电线性稳压器（LDO）的技术。

<strong>生成导轨</strong>

使用LDO是从电池产生调节电压的常用方式。对于在完全充电时输出4.2V的单节锂离子（Li-ion）电池尤其如此。

假设您要为电源电压范围在3V至3.6V之间的微控制器（MCU）生成3.3V，并选择TPS706生成该导轨。图1阐述了该电路。

作者：Noah Imam，Inteleaf，贸泽电子

不得不说给多个设备充电是件非常麻烦的事情，不管是在机场候机厅还是在咖啡厅，电源插座都是紧缺的资源。不妨想象一下，通过简单的设置就可以实现电子设备充电，不需要过多的电源线、“加密狗”、笨重的充电器，随着无线技术的发展，这些都会融入我们的生活，习以为常。

可使用同一款单片机实现纯模拟控制的同步降压型电源和升压型电源。从而实现输出稳压。两种方案拥有一个共同的优点，即不占用任何处理器资源，这样内核就可以全力满足更为复杂的固件的需求。同时，模拟回路能够更快速地响应负载阶跃和输入电压变化，这对于不少应用而言是非常有用的。

本文讨论的单片机为 Microchip 旗下的 PIC16F753。无论是降压还是升压转换器其所需的外设集是相同的：互补输出发生器、比较器、运算放大器、9 位模数转换器、固定参考电压、斜率补偿模块，以及捕捉和比较 PWM 模块。上述外设应通过固件实现内部连接，以减少所需的外部引脚数。

<strong>电路图</strong>

贸泽电子 (Mouser Electronics)，宣布即日起开售 Digi® XBee® Cellular 3G Global嵌入式调制解调器。此款调制解调器主要用于帮助原始设备制造商(OEM)避免耗时而又成本高昂的FCC和PTCRB终端设备认证，使工程师能够快速轻松地在机对机 (M2M) 和物联网 (IoT) 设计中集成 3G (HSPA/GSM) 连接，并支持2G回落连接。

在混频过程中，混频器在其输出端上产生的并不只是所期望的信号。位于输入和 LO 频率之整数倍上的其他无用信号也会出现在混频器的所有端口上。这些寄生信号接着又相互混频并离开混频器的输出端口而进入信号链路的其余部分。此类不希望有的输出信号被称为 “杂散脉冲”。假如这些杂散脉冲的功率足够高，那就会在射频设计中引发很多问题，例如：发送器中相邻通道的污染、接收器中的灵敏度损失、或期望信号自身的失真。视系统要求的不同，有多种处理此类问题信号的方法。谨慎的频率规划和滤波虽然能够有助于大幅度减少杂散脉冲的数量，但是它们总是会有。因此，系统设计师必需在混频器输出端上准确地测量杂散电平，以确定怎样用最佳的方式应对它们，这一点是很重要。

降低PWM DAC纹波的方法通常有两种：一种是降低低通滤波器的截止频率，另一种是提高PWM信号的频率。然而，前一种方法会加长上升时间，后一种方法会导致分辨率降低。本设计实例讨论了在不使用上述两种方法的情况下，如何降低PWM DAC的纹波。

我们大多数人都知道PWM DAC(数模转换器)。它们很容易实现，也很便宜，非常适合一些低性能的应用。

实现它们的方法是滤除PWM信号中的高频分量，只留下正比于占空比的低频或直流分量。但是低通滤波器并不能完全滤除PWM频率，因此低频/直流信号中通常都会有一定程度的纹波。

减少PWM DAC纹波的方法一般有两种。一种是降低低通滤波器的截止频率，另一种是提高PWM信号的频率。然而不可避免的是，更低的截止频率会延长上升时间；如果是在给定时钟频率点通过减小计数器尺寸实现的，那么更快的PWM频率会降低分辨率。

单片机一般都有内部ROM/EEPROM/FLASH供用户存放程序。为了防止未经授权访问或拷贝单片机的机内程序，大部分单片机都带有加密锁定位或者加密字节，以保护片内程序。如果在编程时加密锁定位被使能（锁定），就无法用普通编程器直接读取单片机内的程序，这就是所谓拷贝保护或者说锁定功能。

事实上，这样的保护措施很脆弱，很容易被破解。单片机攻击者借助专用设备或者自制设备，利用单片机芯片设计上的漏洞或软件缺陷，通过多种技术手段，就可以从芯片中提取关键信息，获取单片机内程序。

时钟设备设计使用 I2C 可编程小数锁相环 (PLL)，可满足高性能时序需求，这样可以产生零 PPM（百万分之一）合成误差的频率。高性能时钟 IC 具有多个时钟输出，用于驱动打印机、扫描仪和路由器等应用系统的子系统，例如处理器、FPGA、数据转换器等。此类复杂系统需要动态更新参考时钟的频率，以实现 PCIe 和以太网等其它诸多协议。

时钟 IC 属于 I2C 从器件，需要主控制器来配置内部 PLL 逻辑，其控制逻辑可以写入微控制器内。作为 I2C 主机，微控制器将配置写入时钟 IC 的内部易失性存储器并控制 PLL。因此，可以通过板上 MCU - IC 组合进行系统时钟频率的动态更新。可编程微控制器为高性能时钟 IC 提供控制逻辑能力，通过减少板载 IC和板上走线使整体设计更加紧凑，并降低最终物料成本。

<strong>简介</strong>

如今，无线系统无处不在，无线设备和服务的数量持续增长。设计完整的RF系统是一项跨学科设计挑战，模拟RF前端是其中最关键的部分。然而，AD9361等集成RF收发器的推出显著减少了此类设计的RF挑战。这些收发器可为模拟RF信号链提供数字接口，允许轻松集成到ASIC或FPGA，进行基带处理。基带处理器(BBP)允许在终端应用和收发器设备之间的数字域中处理用户数据。此外，使用Simulink等系统建模工具可以轻松完成基带处理器设计。然而，新手用户可能会发现难以理解和解决这个通信系统难题。本文尝试为无线传输通信系统设计和实施简单的RF基带处理器。设计使用AD9361 FPGA参考设计框架，在AD-FMCOMMS2-EBZ和Xilinx® ZC706平台上实施。

一个良好的布局设计可优化效率，减缓热应力并尽量减小走线与元件之间噪声作用。这一切都源于设计人员对电中流传导路径以及信号的理解。当一块原型电源板首次使用时，最好的情况是它不仅能工作，而且还安静、发热低。然而这种并不多见。

开关电源的一个常见问题是 “不稳定 ”的开关波形。有些时候，抖动处于声段磁性元件会产生出音频噪声。如果问题在印刷电路板的布局上， 要找原因可能会很困难，因此，开关电源设计初期的正确PCB布局就非常关键。

一个好的布局设计可优化电源效率，减缓热应力；更重要的是，它最大限度地减小了噪声，以及走线与元件之间的相互作用。为实现这些目标，设计者必须了解开关电源内部的电流传导路径及信号流。就非隔离开关电源的正确布局设计，本文给出一些经验总结。

<strong>布局规划</strong>

下面对FPGA设计中常用的复位设计方法进行了分类、分析和比较。

针对FPGA在复位过程中存在不可靠复位的现象，提出了提高复位设计可靠性的4种方法，包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。

对FPGA芯片而言，在给芯片加电工作前，芯片内部各个节点电位的变化情况均不确定、不可控，而这种不确定且不可控的情况会使芯片在上电后的工作状态出现错误。

因此，在FPGA的设计中，为保证系统能可靠进进入工作状态，以及避免对FPGA输出关联的系统产生不良影响，FPGA上电后要进行复位，且为了消除电源开关过程中引起的抖动影响，复位信号需在电源稳定后经过一定的延时才能撤销，FPGA的复位信号需保证正确、稳定、可靠。

回忆下面这个场景 —— 您可能在贸易展览或视频上经常看到这一场景：机械手臂从其静止位置有目的地移动，将物体（如球体）抓起至空中，替换物体，然后恢复静止状态。每个动作都很快速、流畅，且由机器完成。

现在您可想象另一个场景。1937 年，在伦敦一家没有灯光的剧院，年轻的 Laurence Olivier（传奇的职业生涯还在等着他）犹犹豫豫、不情愿地（就像被下咒一样）从另一位演员手中接过一个头骨。

“唉，可怜的 Yorick！我认识 Horatio …”

一个场景涉及动作，另一个则涉及手势（图 1）。本文探讨了这两者的差异，及这一差异给电机控制架构带来的巨大变化。